二進制數的減法運算規則:1-1=0,0—1不夠,向相鄰高位借位,10-1=1; 各觸發器應滿足兩個條件: 每當CP有效觸發沿到來時,觸發器翻轉一次,即用T′觸發器。 控制觸發器的CP端,只有當低位觸發器Q由0→1(上升沿)時,應向高位CP端輸出一個借位信號(有效觸發沿),高位觸發器翻轉,計數減1。
由JK觸發器組成的4位二進制減法計數器: ① 邏輯圖。如圖所示. FF3~FF0都為T′觸發器,下降沿觸發。 低位觸發器由0→ 1(上升沿)時,應向高位CP端輸出一個借位信號(有效觸發沿),而觸發器為下降沿觸發,低位觸發器應從 端輸出借位信號。 
圖 由JK觸發器組成的4位異步二進制減法計數器電路圖和工作波形
(a)邏輯圖;(b)工作波形
計 數
順 序 |
計 數 器 狀 態 |
Q3 Q2 Q1 Q0 |
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16 |
0 0 0 0
1 1 1 1
1 1 1 1
1 1 0 1
1 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
0 1 1 1
0 1 1 0
0 1 0 1
0 0 0 0
0 0 1 1
0 0 1 0
0 0 0 1
0 0 0 0 |
② 工作原理 異步置0端 上輸入負脈沖,使計數器的狀態為Q3Q2Q1Q0=0000,在減法計數過程中, 為高電平。只要將二進制加法計數器中各觸發器的輸出由Q端改為 端后,則二進制加法計數器就變成二進制減法計數器
③計數狀態順序表
④工作波形:如圖(b)所示.
|