㈠ 下圖(a)為由4個維持阻塞D觸發器組成的4位右移位寄存器。4個D觸發器共用一個時鐘脈沖信號,因此為同步時序邏輯電路。數碼由最左邊的FF0的Dr端串行輸入。
![]() ![]() 圖 由D觸發器組成的單向移位寄存器 (a) 右移位寄存器(b) 左移位寄存器 工作原理: 右移位寄存器的狀態表:
并行輸出方式:數碼由Q3、Q2、Q1、Q0取出 串行輸出方式:數碼從Q3取出,但需要輸入4(觸發器的個數)+4(數碼位數)個移位脈沖才能從4位寄存器中取出存放的4位數碼1011。 ㈡ 4位左移位寄存器。 |
電工學習網 ( )
GMT+8, 2021-12-6 21:05