時基集成電路內部構成框圖如下圖所示(以TTL型為例),它巧妙地將模擬電路和集成電路結合在一起,從而可以實現多種用途。
 電阻R1~R3組成分壓網絡,為A1,A2兩個電壓比較器提供2/3Vcc和1/3Vcc兩個基準電壓。兩個電壓比較器的輸出分別作為R-S觸發器的置“0”信號和置“1”信號。輸出驅動極和放電管VT受R-S觸發器控制。 時基集成電路的基本工作原理是:當置“0”輸入端R電壓UR>=2/3Vcc時(US>=1/3Vcc),上限比較器A1輸出端為“1”,使R-S觸發器置“0”,電路輸出Uo為“0”,放電管VT導通,放電端DISC為“0”; 當置“1”輸入端電壓US<=1/3Vcc時(UR<=2/3Vcc),下限比較器A2輸出為“1”,使R-S觸發器置“1”,電路輸出Uo為“1”,放電管VT截止,放電端DISC為“1”; 當強制復位端為“0”時,Uo為“0”,DISC為“0”。電路的邏輯真值表見下表。
 根據以上基本原理,只要給時基集成電路配置上接法不一的外圍阻容元件等,便可構成多諧振蕩器、單穩態觸發器、雙穩態觸發器和施密特觸發器等各種各樣的應用電路。
|